

Docket No.: 50090-458 PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Group Art Unit:

In re Application of

Masatoshi ANMA

Serial No.:

Filed: December 06, 2001 : Examiner:

For: SEMICONDUCTOR DEVICE HAVING ANTI-FUSE STRUCTURE



CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Commissioner for Patents Washington, DC 20231

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application Number 2001-183766, Filed June 18, 2001

cited in the Declaration of the present application. A Certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker Registration No. 26,527

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:kjw **Date: December 6, 2001**

Facsimile: (202) 756-8087

50090-458 田本国特許师Dermott, Will & Emery JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 6月18日

出 願 番 号

Application Number:

特願2001-183766

出 願 人
Applicant(s):


三菱電機株式会社

JC781 U.S. PTO 10/003234 12/06/01

2001年 7月 3日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

529787JP01

【提出日】

平成13年 6月18日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/00

H01L 21/768

【発明者】

【住所又は居所】 東

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

安間 正俊

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100082175

【弁理士】

【氏名又は名称】

高田 守

【電話番号】

03-5379-3088

【選任した代理人】

【識別番号】

100066991

【弁理士】

【氏名又は名称】

葛野 信一

【電話番号】

03-5379-3088

【選任した代理人】

【識別番号】

100106150

【弁理士】

【氏名又は名称】

髙橋 英樹

【電話番号】

03-5379-3088

【選任した代理人】

【識別番号】 100108372

【弁理士】

【氏名又は名称】 谷田 拓男

【電話番号】 03-5379-3088

【手数料の表示】

【予納台帳番号】 049397

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法

【特許請求の範囲】

【請求項1】 負荷回路に高電圧が印加されるのを防ぐための短絡回路又はスペア回路を有する半導体装置であって、

基板と、

前記基板上に形成され、前記短絡回路又はスペア回路に接続された第1配線と

前記第1配線を覆う第1絶縁膜と、

前記第1絶縁膜の表面から前記第1配線まで達し、前記第1絶縁膜内に形成された開口部と、

前記開口部内に形成され、前記第1配線と電気的に接続されたプラグと、

前記プラグ上に所定の空隙を介して形成され、前記負荷回路に接続された第2 配線と、

前記第2配線を覆う第2絶縁膜と、

を備えたことを特徴とする半導体装置。

【請求項2】 請求項1に記載の半導体装置において、

前記第2配線は、バリアメタルと、当該バリアメタル上に形成されたアルミニウム配線とを有し、

前記空隙は、前記プラグの上層部分と、当該上層部分の上に形成された前記バリアメタルと、が除去されて形成されたものであることを特徴とする半導体装置

【請求項3】 請求項2に記載の半導体装置において、

前記空隙は、前記プラグ上に形成された前記アルミニウム配線の下層部分が更 に除去されて形成されたものであることを特徴とする半導体装置。

【請求項4】 請求項1に記載の半導体装置において、

前記第2配線は、バリアメタルと、当該バリアメタル上に形成されたアルミニウム配線とを有し、

前記空隙は、前記プラグ上に形成された前記バリアメタルが除去されて形成さ

れたものであることを特徴とする半導体装置。

【請求項5】 請求項1に記載の半導体装置において、

前記第2配線は、バリアメタルと、当該バリアメタル上に形成されたアルミニウム配線とを有し、

前記空隙は、前記プラグの上層部分が除去されて形成されたものであることを 特徴とする半導体装置。

【請求項6】 負荷回路に高電圧が印加されるのを防ぐための短絡回路又はスペア回路を有する半導体装置であって、

基板と、

前記基板上に形成され、前記短絡回路又はスペア回路に接続された第1配線と

前記第1配線を覆う第1絶縁膜と、

前記第1絶縁膜の表面から前記第1配線まで達し、前記第1絶縁膜内に形成された第1開口部と、

前記第1開口部内に形成され、前記第1配線と電気的に接続されたプラグと、 前記プラグ近傍の前記第1絶縁膜上に形成され、前記負荷回路に接続された第 2配線と、

前記第2配線の側方かつ前記プラグ上に所定の空隙を保持して、前記第2配線 を覆う第2絶縁膜と、

を備えたことを特徴とする半導体装置。

【請求項7】 請求項6に記載の半導体装置において、

前記第2配線は、前記プラグの近傍で配線幅が細く形成されたことを特徴とする半導体装置。

【請求項8】 請求項1から7の何れかに記載の半導体装置において、

前記第2配線は、所定の電圧が印加されると、エレクトロマイグレーションを 発生して前記プラグと接続することを特徴とする半導体装置。

【請求項9】 負荷回路に高電圧が印加されるのを防ぐための短絡回路又はスペア回路を有する半導体装置であって、

基板と、

前記基板上に形成され、開口部を有する第1絶縁膜と、

前記開口部内に形成され、導電性を有するパッドと、

前記第1絶縁膜上に、底面の一部が前記パッド上面と接触するように形成され 、前記短絡回路又は前記スペア回路に接続された第1配線と、

前記第1絶縁膜上で前記第1配線との間に前記パッドを介した位置に、底面が前記パッド上面と接触しないように形成され、前記負荷回路に接続された第2配線と、

前記パッド上に所定の空隙を保持して、前記第1配線および前記第2配線を覆 う第2絶縁膜と、

を備えたことを特徴とする半導体装置。

. . .

【請求項10】 請求項9に記載の半導体装置において、

前記第2配線は、前記パッドの近傍で配線幅が細く形成されたことを特徴とする半導体装置。

【請求項11】 請求項9又は10に記載の半導体装置において、

前記第2配線は、所定の電圧が印加されると、エレクトロマイグレーションを 発生して前記パッドと接続することを特徴とする半導体装置。

【請求項12】 負荷回路に高電圧が印加されるのを防ぐための短絡回路又はスペア回路を有する半導体装置の製造方法であって、

基板上に、前記短絡回路又はスペア回路に接続された第1配線を形成する工程 と、

前記第1配線を覆うように前記基板の全面に第1絶縁膜を形成する工程と、

前記第1絶縁膜の表面から前記第1配線まで達する第1開口部を前記第1絶縁 膜内に形成する工程と、

前記第1開口部内にプラグを形成する工程と、

前記プラグ上に、前記負荷回路に接続された第2配線を形成する工程と、

前記第2配線と前記プラグとの間に空隙を形成する工程と、

前記空隙を形成した後、前記基板の全面を覆う第2絶縁膜を形成する工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項13】 請求項12に記載の製造方法において、

前記第2配線は、バリアメタルと、当該バリアメタル上に形成されたアルミニウム配線とを有し、

前記空隙は、前記プラグ上に形成された前記バリアメタルと、前記プラグの上 層部分とを除去して形成することを特徴とする半導体装置の製造方法。

【請求項14】 請求項13に記載の製造方法において、

, ,

前記空隙は、前記プラグ上に形成された前記アルミニウム配線の下層部分を更 に除去して形成することを特徴とする半導体装置の製造方法。

【請求項15】 請求項12に記載の製造方法において、

前記第2配線は、バリアメタルと、当該バリアメタル上に形成されたアルミニ ウム配線とを有し、

前記空隙は、前記プラグ上に形成された前記バリアメタルを除去して形成する ことを特徴とする半導体装置の製造方法。

【請求項16】 請求項12に記載の製造方法において、

前記第2配線は、バリアメタルと、当該バリアメタル上に形成されたアルミニウム配線とを有し、

前記プラグの上層部分を除去して、前記空隙を形成することを特徴とする半導 体装置の製造方法。

【請求項17】 請求項12から16の何れかに記載の製造方法において、 前記空隙をウェットエッチングにより形成することを特徴とする半導体装置の 製造方法。

【請求項18】 負荷回路に高電圧が印加されるのを防ぐための短絡回路又はスペア回路を有する半導体装置の製造方法であって、

基板上に、前記短絡回路又はスペア回路に接続された第1配線を形成する工程 と、

前記第1配線を覆うように前記基板の全面に第1絶縁膜を形成する工程と、

前記第1絶縁膜内に第1開口部を形成する工程と、

前記第1開口部内にプラグを形成する工程と、

底面が前記プラグの上面と重ならないように、第2配線を前記第1絶縁膜上に 形成する工程と、

前記第2配線を覆うように前記基板の全面に、第2絶縁膜を形成する工程と、 前記第2絶縁膜の表面から前記プラグの上面にまで達し、前記第2配線を露出

させる第2開口部を前記第2絶縁膜内に形成する工程と、

前記第2開口部の底部に空隙を残すように、前記基板の全面に第3絶縁膜を形成する工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項19】 負荷回路に高電圧が印加されるのを防ぐための短絡回路又はスペア回路を有する半導体装置の製造方法であって、

基板上に第1絶縁膜を形成する工程と、

前記第1絶縁膜内に第1開口部を形成する工程と、

前記第1開口部内にパッドを形成する工程と、

底面の一部が前記パッドの上面と重なるように、前記第1絶縁膜上に前記短絡 回路又はスペア回路に接続された第1配線を形成する工程と、

底面が前記パッドの上面と重ならないように、前記第1絶縁膜上に前記負荷回 路に接続された第2配線を形成する工程と、

前記第1配線および前記第2配線を覆うように前記基板の全面に第2絶縁膜を 形成する工程と、

前記第2絶縁膜の表面から前記パッドの上面にまで達し、前記第2配線の一部 を露出させる第2開口部を前記第2絶縁膜内に形成する工程と、

前記第2開口部の底部に空隙を残すように、前記基板の全面に第3絶縁膜を形成する工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項20】 負荷回路に高電圧が印加されるのを防ぐための短絡回路又はスペア回路を有する半導体装置の製造方法であって、

基板上に、前記短絡回路又はスペア回路に接続された第1配線を形成する工程 と、

前記第1配線を覆うように前記基板の全面に第1絶縁膜を形成する工程と、

前記第1絶縁膜内に第1開口部を形成する工程と、

前記第1開口部内にプラグを形成する工程と、

底面が前記プラグの上面と重ならないように、第2配線を前記第1絶縁膜上に ・形成する工程と、

前記第2配線を覆うように前記基板の全面に、第2絶縁膜を形成する工程と、 前記第2絶縁膜上に第3絶縁膜を形成する工程と、

前記プラグの直上に形成されていない前記第3絶縁膜内に第2開口部を形成する工程と、

前記第2開口部の底部に露出する前記第2絶縁膜を除去して、前記プラグ上か つ前記第2配線の側方に空隙を形成する工程と、

前記第2開口部を塞ぐように、前記基板の全面に第4絶縁膜を形成する工程と

を含むことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置およびその製造方法に係り、特にアンチヒューズ構造に関するものである。

[0002]

【従来の技術】

半導体装置の製造工程において、半導体装置の良否を判断するための電気的試験が行われる。そして、電気的試験により、半導体装置の異常が発見された際には、半導体装置に設けられたヒューズ回路やアンチヒューズ回路により回路変更が行われる。

[0003]

以下、アンチヒューズ回路を備えた従来の半導体装置について説明する。

図46は、従来の半導体装置を説明するための断面図である。

図46において、参照符号51は下層配線、52は層間絶縁膜、53はアンチ ヒューズ膜、54は上層配線を示している。

従来の半導体装置(アンチヒューズ)では、上層配線54(又は下層配線51)に電気的ストレスを印加することによりアンチヒューズ膜53を絶縁破壊させ

て、下層配線 5 1 と上層配線 5 4 とを電気的に導通させていた。これにより、ア ンチヒューズが接続されていた。

[0004]

また、別のアンチヒューズの接続方法として、アンチヒューズ膜53上に形成された上層配線54にレーザー光を照射する方法があった。すなわち、上層配線54の所定領域にレーザーブローすることによって、アンチヒューズ膜53を絶縁破壊して、アンチヒューズ回路を接続していた。

[0005]

【発明が解決しようとする課題】

しかしながら、電気ストレスによりアンチヒューズ回路を接続する場合、アンチヒューズ膜53上に上層配線54を成膜する際に生じたプラズマダメージ(イオンダメージ)に応じて、プログラミング電圧のばらつきが発生してしまう問題があった。

さらに、アンチヒューズ膜53の絶縁破壊によりアンチヒューズ回路を接続するため、短絡部の面積、すなわち上層配線54と下層配線51とが接続される面積を、十分に大きくとることができないという問題があった。このため、アンチヒューズ回路の信頼性が低かった。

[0006]

また、レーザーブローによりアンチヒューズ回路を接続する場合、レーザー光のエネルギーにより、下層配線 5 1 の底部に配置された他の配線層や半導体素子にダメージを与えてしまう問題があった。このため、半導体装置の信頼性が低いという問題があった。

さらに、レーザー光が照射される部分は、ある程度の面積を必要とするため、 半導体素子を高集積化することができないという問題があった。

[0007]

本発明は、上記従来の課題を解決するためになされたもので、信頼性の高いアンチヒューズ回路を有する半導体装置を提供することを目的とする。

[8000]

【課題を解決するための手段】

請求項1の発明に係る半導体装置は、負荷回路に高電圧が印加されるのを防ぐ ための短絡回路又はスペア回路を有する半導体装置であって、

基板と、

前記基板上に形成され、前記短絡回路又はスペア回路に接続された第1配線と

前記第1配線を覆う第1絶縁膜と、

前記第1絶縁膜の表面から前記第1配線まで達し、前記第1絶縁膜内に形成された開口部と、

前記開口部内に形成され、前記第1配線と電気的に接続されたプラグと、

前記プラグ上に所定の空隙を介して形成され、前記負荷回路に接続された第2 配線と、

前記第2配線を覆う第2絶縁膜と、

を備えたことを特徴とするものである。

[0009]

請求項2の発明に係る半導体装置は、請求項1に記載の半導体装置において、 前記第2配線は、バリアメタルと、当該バリアメタル上に形成されたアルミニ ウム配線とを有し、

前記空隙は、前記プラグの上層部分と、当該上層部分の上に形成された前記バリアメタルと、が除去されて形成されたものであることを特徴とするものである


[0010]

請求項3の発明に係る半導体装置は、請求項2に記載の半導体装置において、 前記空隙は、前記プラグ上に形成された前記アルミニウム配線の下層部分が更 に除去されて形成されたものであることを特徴とするものである。

[0011]

請求項4の発明に係る半導体装置は、請求項1に記載の半導体装置において、 前記第2配線は、バリアメタルと、当該バリアメタル上に形成されたアルミニ ウム配線とを有し、

前記空隙は、前記プラグ上に形成された前記バリアメタルが除去されて形成さ



れたものであることを特徴とするものである。

[0012]

請求項5の発明に係る半導体装置は、請求項1に記載の半導体装置において、 前記第2配線は、バリアメタルと、当該バリアメタル上に形成されたアルミニ ウム配線とを有し、

前記空隙は、前記プラグの上層部分が除去されて形成されたものであることを 特徴とするものである。

[0013]

請求項6の発明に係る半導体装置は、負荷回路に高電圧が印加されるのを防ぐ ための短絡回路又はスペア回路を有する半導体装置であって、

基板と、

前記基板上に形成され、前記短絡回路又はスペア回路に接続された第1配線と

前記第1配線を覆う第1絶縁膜と、

前記第1絶縁膜の表面から前記第1配線まで達し、前記第1絶縁膜内に形成さ れた第1開口部と、

前記第1開口部内に形成され、前記第1配線と電気的に接続されたプラグと、 前記プラグ近傍の前記第1絶縁膜上に形成され、前記負荷回路に接続された第 2配線と、

前記第2配線の側方かつ前記プラグ上に所定の空隙を保持して、前記第2配線 を覆う第2絶縁膜と、

を備えたことを特徴とするものである。

[0014]

請求項7の発明に係る半導体装置は、請求項6に記載の半導体装置において、 前記第2配線は、前記プラグの近傍で配線幅が細く形成されたことを特徴とす るものである。

[0015]

請求項8の発明に係る半導体装置は、請求項1から7の何れかに記載の半導体 装置において、

前記第2配線は、所定の電圧が印加されると、エレクトロマイグレーションを 発生して前記プラグと接続することを特徴とするものである。

[0016]

請求項9の発明に係る半導体装置は、負荷回路に高電圧が印加されるのを防ぐ ための短絡回路又はスペア回路を有する半導体装置であって、

基板と、

前記基板上に形成され、開口部を有する第1絶縁膜と、

前記開口部内に形成され、導電性を有するパッドと、

前記第1絶縁膜上に、底面の一部が前記パッド上面と接触するように形成され 、前記短絡回路又は前記スペア回路に接続された第1配線と、

前記第1絶縁膜上で前記第1配線との間に前記パッドを介した位置に、底面が 前記パッド上面と接触しないように形成され、前記負荷回路に接続された第2配 線と、

前記パッド上に所定の空隙を保持して、前記第1配線および前記第2配線を覆 う第2絶縁膜と、

を備えたことを特徴とするものである。

[0017]

請求項10の発明に係る半導体装置は、請求項9に記載の半導体装置において

前記第2配線は、前記パッドの近傍で配線幅が細く形成されたことを特徴とするものである。

[0018]

請求項11の発明に係る半導体装置は、請求項9又は10に記載の半導体装置 において、

前記第2配線は、所定の電圧が印加されると、エレクトロマイグレーションを 発生して前記パッドと接続することを特徴とするものである。

[0019]

請求項12の発明に係る半導体装置の製造方法は、負荷回路に高電圧が印加されるのを防ぐための短絡回路又はスペア回路を有する半導体装置の製造方法であ

って、

基板上に、前記短絡回路又はスペア回路に接続された第1配線を形成する工程 と、

前記第1配線を覆うように前記基板の全面に第1絶縁膜を形成する工程と、

前記第1絶縁膜の表面から前記第1配線まで達する第1開口部を前記第1絶縁 膜内に形成する工程と、

前記第1開口部内にプラグを形成する工程と、

前記プラグ上に、前記負荷回路に接続された第2配線を形成する工程と、

前記第2配線と前記プラグとの間に空隙を形成する工程と、

前記空隙を形成した後、前記基板の全面を覆う第2絶縁膜を形成する工程と、 を含むことを特徴とするものである。

[0020]

請求項13の発明に係る半導体装置の製造方法は、請求項12に記載の製造方法において、

前記第2配線は、バリアメタルと、当該バリアメタル上に形成されたアルミニウム配線とを有し、

前記空隙は、前記プラグ上に形成された前記バリアメタルと、前記プラグの上層部分とを除去して形成することを特徴とするものである。

[0021]

請求項14の発明に係る半導体装置の製造方法は、請求項13に記載の製造方法において、

前記空隙は、前記プラグ上に形成された前記アルミニウム配線の下層部分を更 に除去して形成することを特徴とするものである。

[0022]

請求項15の発明に係る半導体装置の製造方法は、請求項12に記載の製造方法において、

前記第2配線は、バリアメタルと、当該バリアメタル上に形成されたアルミニウム配線とを有し、

前記空隙は、前記プラグ上に形成された前記バリアメタルを除去して形成する

ことを特徴とするものである。

[0023]

請求項16の発明に係る半導体装置の製造方法は、請求項12に記載の製造方法において、

前記第2配線は、バリアメタルと、当該バリアメタル上に形成されたアルミニウム配線とを有し、

前記プラグの上層部分を除去して、前記空隙を形成することを特徴とするものである。

[0024]

請求項17の発明に係る半導体装置の製造方法は、請求項12から16の何れ かに記載の製造方法において、

前記空隙をウェットエッチングにより形成することを特徴とするものである。

[0025]

請求項18の発明に係る半導体装置の製造方法は、負荷回路に高電圧が印加されるのを防ぐための短絡回路又はスペア回路を有する半導体装置の製造方法であって、

基板上に、前記短絡回路又はスペア回路に接続された第1配線を形成する工程 と、

前記第1配線を覆うように前記基板の全面に第1絶縁膜を形成する工程と、

前記第1絶縁膜内に第1開口部を形成する工程と、

前記第1開口部内にプラグを形成する工程と、

底面が前記プラグの上面と重ならないように、第2配線を前記第1絶縁膜上に 形成する工程と、

前記第2配線を覆うように前記基板の全面に、第2絶縁膜を形成する工程と、 前記第2絶縁膜の表面から前記プラグの上面にまで達し、前記第2配線を露出 させる第2開口部を前記第2絶縁膜内に形成する工程と、

前記第2開口部の底部に空隙を残すように、前記基板の全面に第3絶縁膜を形成する工程と、

を含むことを特徴とするものである。

[0026]

請求項19の発明に係る半導体装置の製造方法は、負荷回路に高電圧が印加されるのを防ぐための短絡回路又はスペア回路を有する半導体装置の製造方法であって、

基板上に第1絶縁膜を形成する工程と、

前記第1絶縁膜内に第1開口部を形成する工程と、

前記第1開口部内にパッドを形成する工程と、

底面の一部が前記パッドの上面と重なるように、前記第1絶縁膜上に前記短絡 回路又はスペア回路に接続された第1配線を形成する工程と、

底面が前記パッドの上面と重ならないように、前記第1絶縁膜上に前記負荷回路に接続された第2配線を形成する工程と、

前記第1配線および前記第2配線を覆うように前記基板の全面に第2絶縁膜を 形成する工程と、

前記第2絶縁膜の表面から前記パッドの上面にまで達し、前記第2配線の一部 を露出させる第2開口部を前記第2絶縁膜内に形成する工程と、

前記第2開口部の底部に空隙を残すように、前記基板の全面に第3絶縁膜を形成する工程と、

を含むことを特徴とするものである。

[0027]

請求項20の発明に係る半導体装置の製造方法は、負荷回路に高電圧が印加されるのを防ぐための短絡回路又はスペア回路を有する半導体装置の製造方法であって、

基板上に、前記短絡回路又はスペア回路に接続された第1配線を形成する工程 と、

前記第1配線を覆うように前記基板の全面に第1絶縁膜を形成する工程と、

前記第1絶縁膜内に第1開口部を形成する工程と、

前記第1開口部内にプラグを形成する工程と、

底面が前記プラグの上面と重ならないように、第2配線を前記第1絶縁膜上に 形成する工程と、

前記第2配線を覆うように前記基板の全面に、第2絶縁膜を形成する工程と、 前記第2絶縁膜上に第3絶縁膜を形成する工程と、

前記プラグの直上に形成されていない前記第3絶縁膜内に第2開口部を形成する工程と、

前記第2開口部の底部に露出する前記第2絶縁膜を除去して、前記プラグ上か つ前記第2配線の側方に空隙を形成する工程と、

前記第2開口部を塞ぐように、前記基板の全面に第4絶縁膜を形成する工程と

を含むことを特徴とするものである。

[0028]

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態について説明する。図中、同一又は相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。

実施の形態1.

先ず、本実施の形態1による半導体装置について説明する。

図1は、本発明の実施の形態1による半導体装置を説明するための断面図である。図2は、本発明の実施の形態1による半導体装置において、下層配線、プラグおよび上層配線の位置関係を示した図である。

[0029]

図1および図2において、参照符号11は下層配線(第1配線)、12は上層 配線(第2配線)、21,22,23は絶縁膜、31はプラグ、41は空隙を示 している。

[0030]

ここで、下層配線11はバリアメタル111,113およびアルミニウム配線 112を備えている。バリアメタル111,113は、TiN、Ti、TaN、 Ta又はそれらの積層膜である(後述のバリアメタルについても同様とする)。 アルミニウム配線112は、A1のみからなる配線以外に、A1SiCu又はA 1Cu等のアルミニウム合金からなる配線であってもよい(後述のアルミニウム

配線についても同様とする)。また、上層配線12は、バリアメタル121,1 23およびアルミニウム配線122を備えている。

[0031]

上層配線12は、図示しない負荷回路に接続されている。一方、下層配線11 は、図示しない短絡回路あるいはスペア回路に接続されている。

[0032]

図1に示すように、基板(図示省略)上に下層配線11が形成され、下層配線11を覆うように絶縁膜21が形成されている。絶縁膜21内には、絶縁膜21の表面から下層配線11の上面にまで達する開口部が形成され、この開口部内にプラグ31が形成されている。ここで、プラグ31は下層配線11と電気的に接続されている。また、プラグ31上に上層配線12が形成されている。ここで、プラグ31と上層配線12との間には、空隙41が形成されている。すなわち、上層配線12は空隙41を介してプラグ31上に形成されており、空隙41により上層配線12とプラグ31とが分離されている。また、上層配線12と下層配線11とが電気的に絶縁されている。

[0033]

次に、上記半導体装置の動作について説明する。詳細には、半導体装置におけるアンチヒューズ接続について説明する。

図9は、本実施の形態1による半導体装置におけるアンチヒューズ接続を説明 するための断面図である。

図9に示すように、上層配線12に所定の電圧を印加すると、上層配線12の アルミニウム配線122でエレクトロマイグレーションが発生する。これにより 、アルミニウム配線122は、直下に形成された空隙41を経てプラグ31と接 続する。プラグ31は下層配線11と電気的に接続されているため、上層配線1 2と下層配線11とがプラグ31を介して電気的に接続される。すなわち、上層 配線12と下層配線11が、アンチヒューズ接続される。

ここで、アルミニウム配線122とプラグ31の接触面積(短絡部の面積)は、従来の半導体装置でアンチヒューズ接続する場合よりも広く確保される。

また、上層配線12は負荷回路に接続され、下層配線11は短絡回路又はスペ

ア回路に接続されている。従って、負荷回路に、当該負荷回路を動作させるのに 十分な電圧が印加されなくなる。

[0034]

次に、上記半導体装置の製造方法について説明する。

図3~図8は、本発明の実施の形態1による半導体装置の製造方法を説明する ための図である。

先ず、図3に示すように、基板(図示省略)上に、バリアメタル111、アルミニウム配線112およびバリアメタル113を積層する。次に、積層したバリアメタル111,113およびアルミニウム配線112をパターニングする。これにより、バリアメタル111,113およびアルミニウム配線112からなる下層配線11が形成される。

次に、下層配線11を覆うように基板全面に絶縁膜(層間絶縁膜)21をプラズマCVD法により形成する。そして、絶縁膜21の表面から下層配線11にまで達する開口部を絶縁膜21内にドライエッチングにより形成する。

そして、開口部内にタングステン等の金属を埋め込み、CMPにより不要な金属(タングステン)を除去する。これにより、開口部内にプラグ(タングステンプラグ)31が形成される。

次に、絶縁膜21およびプラグ31上に、バリアメタル121、アルミニウム配線122およびバリアメタル123を積層する。そして、バリアメタル121, 123およびアルミニウム配線122をパターニングする。これにより、バリアメタル121, 123およびアルミニウム配線122からなる上層配線12が形成される。

ここで、図4に示すような位置関係で、プラグ31と上層配線12が形成される。

[0035]

次に、図5および図6に示すように、上層配線12を覆うように基板全面に絶縁膜22を形成する。そして、プラグ31上に形成された絶縁膜22をドライエッチングにより除去して、絶縁膜22に開口部22aを形成する。ここで、開口部22aは、プラグ31上面よりも大きく形成される。

[0036]

次に、図7に示すように、絶縁膜22の開口部22aから薬液を流し込んで、プラグ31上に形成されたバリアメタル121およびアルミニウム配線122の下層部分、ならびにプラグ31の上層部分をウェットエッチングする。ここで、上記薬液は、NH₄OHを含有するアルカリ系溶液であり、開口部22a近傍におけるアルミニウム配線122の全てを溶解させないように、濃度調整しておく

これにより、プラグ31上に空隙41が形成される。すなわち、空隙41により上層配線12とプラグ31が分離される。

また、上記ウェットエッチングにより、バリアメタル123およびアルミニウム配線122の上層部分も除去される。また、図示しないが、アルミニウム配線122は、配線幅の方向(図7で、手前-奥方向に対応する)にもウェットエッチングされる。すなわち、プラグ31上で、アルミニウム配線122の配線幅が細くなる。

[0037]

最後に、図8に示すように、絶縁膜22の開口部22aを塞ぐように、基板全面に絶縁膜(保護絶縁膜)23をプラズマCVD法により形成する。

[0038]

以上説明したように、本実施の形態1では、上層配線12に所定の電圧を印加して、アルミニウム配線122でエレクトロマイグレーションを発生させた。これにより、空隙41により分離されていた上層配線12とプラグ31とを接続するようにした。プラグ31は下層配線11と電気的に接続されているため、上層配線12がプラグ31を介して下層配線11と電気的に接続される。

従って、上層配線12にエレクトロマイグレーションを発生させることにより、上層配線12と下層配線11とをアンチヒューズ接続することができる。よって、上層配線12に接続された負荷回路に、当該負荷回路を動作させるのに十分な電圧が印加されることを防止することができる。

[0039]

また、本実施の形態1では、従来のアンチヒューズ膜を絶縁破壊する場合に比

べて、アルミニウム配線122とプラグ31との接触面積(すなわち短絡部の面積)を広くとることができる。さらに、短絡部分である空隙41の大きさは、薬液によるウェットエッチング量で容易に制御することができる。

従って、確実にアンチヒューズ接続することができ、アンチヒューズ構造の信頼性を大幅に向上させることができる。また、従来発生していたようなプログラミング電圧のばらつきを抑制することができる。

[0040]

また、アルミニウム配線122の下層部分および上層部分をウェットエッチングすることにより、部分的に(プラグ上31で)アルミニウム配線122の膜厚が薄くなる。また、これと同時に、アルミニウム配線122の配線幅が細くなる。従って、当該膜厚が薄い部分(並びに配線幅が細い部分)で優先的にエレクトロマイグレーションを発生させることができる。

[0041]

また、アルミニウム配線122でエレクトロマイグレーションを発生させるために上層配線12に印加する電圧の方が、従来のプログラミング電圧よりも低い。印加パルス波形にもよるが、印加電圧を少なくとも3V以下に抑えることができる。従って、過剰な電圧を印加する必要がない。これにより、半導体装置の信頼性を向上させることができる(後述の実施の形態2~6において同様)。

[0042]

また、プラグ31の直上に空隙41が形成されており、空隙41の直上にアルミニウム配線122が形成されている。これにより、上記エレクトロマイグレーションを発生したアルミニウム配線122が、容易にプラグ31と接触可能となる。従って、アンチヒューズ接続をより確実に行うことができる。

[0043]

また、本実施の形態1ではレーザーブローを用いて短絡させないため、半導体素子等にダメージを与えることなく、アンチヒューズ回路を接続することができる(後述の実施の形態2~6において同様)。

[0044]

また、本実施の形態1による半導体装置において、アンチヒューズ接続は、上

層配線12に所定の電圧を印加するだけでよいため、ポストパッケージ後であってもアンチヒューズ接続することができる。従って、半導体装置の歩留まりを向上させることができる。

[0045]

なお、本実施の形態1では、プラグ31、バリアメタル121およびアルミニウム配線122を除去して空隙41を形成したが、プラグ31およびバリアメタル121のみを除去することによって空隙を形成してもよい。すなわち、アルミニウム配線122の下層部分はウェットエッチングしなくてもよい。この場合も、上述した効果と同様の効果が得られる。

[0046]

実施の形態2.

上述の実施の形態1では、プラグ31、バリアメタル121およびアルミニウム配線122をウェットエッチングで除去することにより空隙41を形成した。本実施の形態2においては、バリアメタルのみをウェットエッチングで除去することにより形成された空隙を有する半導体装置について説明する。

[0047]

先ず、本実施の形態2による半導体装置について説明する。

図10は、本発明の実施の形態2による半導体装置を説明するための断面図である。

図10において、図1又は図2と同一の参照符号は同様の部分を示すため、その説明を簡略化ないし省略する。また、図10中の参照符号42は、空隙を示している。

[0048]

図10に示すように、基板(図示省略)上に下層配線11が形成され、下層配線11を覆うように絶縁膜21が形成されている。絶縁膜21内の開口部にプラグ31が形成され、プラグ31上に上層配線12が形成されている。ここで、プラグ31と上層配線12との間には、空隙42が形成されている。すなわち、上層配線12が空隙42を介してプラグ31上に形成される。このため、空隙42により上層配線12とプラグ31が分離されており、上層配線12と下層配線1

1とが電気的に絶縁されている。ここで、空隙42は、バリアメタル121を除去して形成されたものである(後述)。

[0049]

半導体装置の動作については、前述の実施の形態1と同様であるため、説明を 省略する。

[0050]

次に、上記半導体装置の製造方法について説明する。

図11~図16は、本実施の形態2による半導体装置の製造方法を説明するための図である。

先ず、図11~図14で示された工程を行う。ここで、図11~図14は、実施の形態1で説明した図3~図6の工程と同一であるため、説明を省略する。

次に、図15に示すように、絶縁膜22の開口部22aから、例えば過酸化水素を含む薬液を流し込んで、プラグ31上に形成されたバリアメタル121をウェットエッチングする。これにより、プラグ31上に空隙42が形成される。また、このウェットエッチングにより、バリアメタル123が同時に除去されるが、デバイス動作上の問題はない。

[0051]

最後に、図16に示すように、絶縁膜22の開口部22aを塞ぐように、基板 全面に絶縁膜(保護絶縁膜)23をプラズマCVD法により形成する。

[0052]

以上説明したように、本実施の形態2では、上層配線12に所定の電圧を印加して、アルミニウム配線122でエレクトロマイグレーションを発生させた。これにより、空隙42により分離されていた上層配線12とプラグ31とを接続するようにした。プラグ31は下層配線11と電気的に接続されているため、上層配線12がプラグ31を介して下層配線11と電気的に接続される。

従って、本実施の形態2においても、実施の形態1と同様の効果が得られる。

[0053]

実施の形態3.

上述の実施の形態1では、プラグ31、バリアメタル121およびアルミニウ

ム配線122をウェットエッチングで除去することにより空隙41を形成した。 本実施の形態3においては、プラグの上層部分のみをウェットエッチングすることにより形成された空隙を有する半導体装置について説明する。

[0054]

先ず、本実施の形態3による半導体装置について説明する。

図17は、本発明の実施の形態3による半導体装置を説明するための断面図である。

図17において、図1又は図2と同一の参照符号は同様の部分を示すため、その説明を簡略化ないし省略する。また、図17中の参照符号43は、空隙を示している。

[0055]

図17に示すように、基板(図示省略)上に下層配線11が形成され、下層配線11を覆うように絶縁膜21が形成されている。絶縁膜21内の開口部にプラグ31が形成され、プラグ31上に上層配線12が形成されている。ここで、プラグ31と上層配線12との間には、空隙43が形成されている。すなわち、空隙43を介して上層配線12がプラグ31上に形成されている。このため、空隙43により上層配線12とプラグ31とが分離されており、上層配線12と下層配線11とが電気的に絶縁されている。ここで、空隙43は、プラグ31上層部分が除去されて形成されたものである(後述)。

[0056]

半導体装置の動作については、前述の実施の形態1と同様であるため、説明を 省略する。


[0057]

次に、上記半導体装置の製造方法について説明する。

図18~図23は、本実施の形態3による半導体装置の製造方法を説明するための図である。

先ず、図18~図21で示された工程を行う。ここで、図18~図21は、実施の形態1で説明した図3~図6の工程と同一であるため、説明を省略する。

次に、図22に示すように、絶縁膜22の開口部22aから、例えばNH4O



H水溶液にA1防食剤を混合してなる薬液を流し込んで、プラグ31の上層部分をウェットエッチングにより除去する。これにより、プラグ31上に空隙43が 形成される。なお、上記薬液に、バリアメタルの防食剤を適宜混合してもよい。

最後に、図23に示すように、絶縁膜22の開口部22aを塞ぐように、基板 全面に絶縁膜(保護絶縁膜)23をプラズマCVD法により形成する。

[0058]

以上説明したように、本実施の形態3では、上層配線12に所定の電圧を印加して、アルミニウム配線122でエレクトロマイグレーションを発生させた。これにより、空隙43により分離されていた上層配線12とプラグ31とを接続するようにした。プラグ31は下層配線11と電気的に接続されているため、上層配線12がプラグ31を介して下層配線11と電気的に接続される。

従って、本実施の形態3においても、実施の形態1と同様の効果が得られる。

[0059]

実施の形態4.

先ず、本実施の形態4による半導体装置について説明する。

図24は、本発明の実施の形態4による半導体装置を説明するための断面図である。図25は、本発明の実施の形態4による半導体装置において、下層配線、プラグ、空隙および上層配線の位置関係を示した上面図である。

[0060]

図24および図25において、参照符号13は下層配線(第1配線)、14は 上層配線(第2配線)、24,25,26は絶縁膜、32はプラグ、44は空隙 を示している。

ここで、下層配線13は、バリアメタル131, 133およびアルミニウム配線132を備えている。また、上層配線14は、バリアメタル141, 143およびアルミニウム配線142を備えている。

[0061]

上層配線14は、図示しない負荷回路に接続されている。一方、下層配線13 は、図示しない短絡回路あるいはスペア回路に接続されている。

[0062]

図24に示すように、基板(図示省略)上に下層配線13が形成され、下層配線13を覆うように絶縁膜24が形成されている。絶縁膜24内には、絶縁膜24の表面から下層配線13の上面にまで達する開口部が形成され、当該開口部内にプラグ32が形成されている。ここで、プラグ32は、下層配線13と電気的に接続されている。

そして、絶縁膜24上に上層配線14が形成されている。ここで、上層配線14は、底面がプラグ32の上面と接触しないように形成されている。また、上層配線14は、プラグ32の近傍で配線幅が細くなるように形成されている(図25参照)。

そして、上層配線14を覆うように基板全面に絶縁膜25が形成されている。 そして、絶縁膜25内には、絶縁膜25の表面からプラグ32の上面まで達する 開口部(後述する開口部25a)が形成されている。ここで、当該開口部により 上層配線14の一部が露出している。

さらに、当該開口部を塞ぐように基板全面に絶縁膜(保護絶縁膜)26が形成されている。ここで、当該開口部は、絶縁膜26によって完全に埋め込まれず、 底部に空隙44が残存している。すなわち、上層配線14側方かつプラグ32上 に形成された空隙44により、上層配線14とプラグ32が分離されている。


[0063]

次に、上記半導体装置の動作、すなわちアンチヒューズ接続について説明する

図示しないが、上層配線14に所定の電圧を印加すると、上層配線14のアルミニウム配線142でエレクトロマイグレーションが発生する。これにより、アルミニウム配線142は、空隙44を経てプラグ32と接続する。プラグ32は、下層配線13と電気的に接続されているため、上層配線14と下層配線13とがプラグ32を介して電気的に接続(アンチヒューズ接続)される。

ここで、アルミニウム配線142とプラグ32の接触面積(短絡部の面積)は、従来の半導体装置でアンチヒューズ接続する場合よりも広く確保される。

また、上層配線14は負荷回路に接続され、下層配線13は短絡回路又はスペア回路に接続されている。従って、負荷回路に、当該負荷回路を動作させるのに



[0064]

次に、上記半導体装置の製造方法について説明する。

図26~図30は、本発明の実施の形態4による半導体装置の製造方法を説明 するための図である。

先ず、図26に示すように、基板(図示省略)上に、バリアメタル131、アルミニウム配線132およびバリアメタル133を積層する。次に、積層したバリアメタル131,133およびアルミニウム配線132をパターニングする。これにより、バリアメタル131,133およびアルミニウム配線132からなる下層配線13が形成される。

次に、下層配線13を覆うように基板全面に絶縁膜(層間絶縁膜)24をプラズマCVD法により形成する。そして、絶縁膜24の表面から下層配線13にまで達する開口部を、絶縁膜24内にドライエッチングにより形成する。

そして、開口部内にタングステン等の金属を埋め込み、CMPにより不要な金属(タングステン)を除去する。これにより、開口部内にプラグ(タングステンプラグ)32が形成される。

次に、基板全面(絶縁膜24およびプラグ32上)にバリアメタル141を形成する。そして、バリアメタル141上にアルミニウム配線142を形成する。 さらに、アルミニウム配線142上にバリアメタル143を形成する。

[0065]

次に、図27に示すように、バリアメタル141, 143およびアルミニウム 配線142をパターニングする。これにより、バリアメタル141, 143およ びアルミニウム配線142からなる上層配線14が形成される。

ここで、図28に示すような位置関係で、下層配線13、上層配線14および プラグ32が形成される。また、図28に示すように、上層配線14は、プラグ 32の近傍で配線幅が細くなるように形成されている。これにより、プラグ32 近傍の上層配線14で、優先的にエレクトロマイグレーションが発生する。

[0066]

次に、図29に示すように、上層配線14を覆うように基板全面に絶縁膜25

をプラズマCVD法により形成する。そして、プラグ32の近傍に形成された絶縁膜25をエッチングにより除去する。これにより、絶縁膜25内に開口部25 aが形成される。ここで、開口部25 aは、底面にプラグ32の上面が露出するように形成されている。また、当該開口部25 aにより上層配線14の一部が露出している。

[0067]

最後に、図30に示すように、開口部25 aを塞ぐように基板全面に絶縁膜(保護絶縁膜)26をプラズマCVD法により形成する。この時、開口部25 aを完全に埋め込むのではなく、開口部25 aの底部、すなわち上層配線14側方かつプラグ32上に空隙44を残すように、絶縁膜26を形成する。

[0068]

以上説明したように、本実施の形態4では、上層配線14に所定の電圧を印加して、アルミニウム配線142でエレクトロマイグレーションを発生させた。これにより、空隙44により分離されていた上層配線14とプラグ32とを接続するようにした。プラグ32は、下層配線13と電気的に接続されているため、上層配線14がプラグ32を介して下層配線13と電気的に接続される。

従って、上層配線14にエレクトロマイグレーションを発生させることにより、上層配線14と下層配線13とをアンチヒューズ接続することができる。よって、上層配線14に接続された負荷回路に、当該負荷回路を動作させるのに十分な電圧が印加されることを防止することができる。

[0069]

また、従来のアンチヒューズ膜を絶縁破壊する場合に比べて、アルミニウム配線 142とプラグ32との接触面積(すなわち短絡部の面積)を広くとることができる。従って、確実にアンチヒューズ接続することができ、アンチヒューズ構造の信頼性を大幅に向上させることができる。

[0070]

また、上層配線14の配線幅をプラグ32近傍で細くすることにより、エレクトロマイグレーションをプラグ32近傍で優先的に発生させることができる(後述の実施の形態6においても同様)。

[0071]

また、本実施の形態4による半導体装置において、アンチヒューズ接続は、上層配線14に所定の電圧を印加するだけでよいため、ポストパッケージ後であってもアンチヒューズ接続することができる。従って、半導体装置の歩留まりを向上させることができる。

[0072]

実施の形態5.

先ず、本実施の形態5による半導体装置について説明する。

図31は、本発明の実施の形態5による半導体装置を説明するための断面図である。図32は、本発明の実施の形態5による半導体装置において、第1配線、パッド、空隙および第2配線の位置関係を説明するための上面図である。

[0073]

図31および図32において、参照符号15aは第1配線、15bは第2配線 、24,25,26は絶縁膜、33はパッド、45は空隙を示している。

ここで、第1配線15aは、バリアメタル151a, 153a、アルミニウム 配線152aを備えている。また、第2配線15bは、バリアメタル151b, 153b、およびアルミニウム配線152bを備えている。

[0074]

第1配線15aは、図示しない短絡回路あるいはスペア回路に接続されている。一方、第2配線15bは、図示しない負荷回路に接続されている。

[0075]

図31に示すように、基板(図示省略)上に、開口部を有する絶縁膜24が形成され、この開口部内にパッド33が形成されている。そして、絶縁膜24上に第1配線15aおよび第2配線15bが形成されている。ここで、第1配線15aは、底面の一部がパッド33上面と接触するように形成され、第2配線15bは、底面がパッド33上面と接触しないように形成されている。また、図32に示すように、第2配線15bは、パッド33近傍で配線幅が細くなるように形成されている。さらに、第1配線15aおよび第2配線15bは、パッド33を挟むようにして形成されている。

上記第1配線15aおよび第2配線15bを覆うように絶縁膜25が形成されている。絶縁膜25には、当該絶縁膜25表面からパッド33上面に達する開口部(後述する開口部25a)が形成されている。ここで、開口部により第1配線15aおよび第2配線15bの一部が露出していれば、第1配線15aは露出していなくてもよい。

そして、絶縁膜25の開口部を塞ぐように絶縁膜(保護絶縁膜)26が形成されている。ここで、開口部は、絶縁膜26によって完全に埋め込まれず、底部に空隙45を残している。すなわち、第2配線15b側方かつパッド33上に空隙45が形成される。

[0076]

次に、上記半導体装置の動作、すなわちアンチヒューズ接続について説明する

図示しないが、第2配線15bに所定の電圧を印加すると、第2配線15bの アルミニウム配線152bでエレクトロマイグレーションが発生する。これにより、アルミニウム配線152bは、パッド33上に形成された空隙45を経てパッド33と接続する。パッド33は、第1配線15aと電気的に接続されている ため、第1配線15aと第2配線15bとがパッド33を介して電気的に接続(アンチヒューズ接続)される。

[0077]

次に、上記半導体装置の製造方法について説明する。

図33~図37は、本発明の実施の形態5による半導体装置の製造方法を説明するための図である。

先ず、図33に示すように、基板(図示省略)上に、絶縁膜24をプラズマC VD法により形成する。次に、絶縁膜24内に所定の深さの開口部をドライエッチングにより形成する。そして、開口部内にタングステン等の金属を埋め込み、 CMPにより不要な金属(タングステン)を除去する。これにより、開口部内に 導電性のパッド33が形成される。

次に、基板全面にバリアメタル151を形成する。そして、バリアメタル15 1上にアルミニウム配線152を形成する。さらに、アルミニウム配線152上 にバリアメタル153を形成する。

[0078]

次に、図34に示すように、バリアメタル151, 153およびアルミニウム 配線152をパターニングする。これにより、絶縁膜24上の同一レイヤに、第 1配線15aと第2配線15bとが同時に形成される。

ここで、図35に示すような位置関係で、第1配線15a、第2配線15b、およびパッド33が形成される。また、図35に示すように、第2配線15bは、パッド33の近傍で配線幅が細くなるように形成される。このため、パッド33近傍の第2配線15bにおいて、エレクトロマイグレーションが発生しやすくなる。

[0079]

次に、図36に示すように、第1配線15aおよび第2配線15bを覆うように基板全面に絶縁膜25をプラズマCVD法により形成する。そして、パッド33近傍に形成された絶縁膜25をドライエッチングにより除去する。これにより、絶縁膜25内に、絶縁膜25の表面からパッド33の上面に達する開口部25aが形成される。また、開口部25aにより第1配線15aおよび第2配線15bの一部がそれぞれ露出している。

[0080]

最後に、図37に示すように、開口部25aを塞ぐように基板全面に絶縁膜(保護絶縁膜)26をプラズマCVD法により形成する。この時、開口部25aを 完全に埋め込むのではなく、開口部25aの底部に空隙45を残すように、絶縁 膜26を形成する。

[0081]

以上説明したように、本実施の形態5では、第2配線15bに所定の電圧を印加して、アルミニウム配線152bでエレクトロマイグレーションを発生させた。これにより、空隙45により分離されていた第2配線15bとパッド33とを接続するようにした。パッド33は、第1配線15aと電気的に接続されているため、第2配線15bがパッド33を介して第1配線15aと電気的に接続される。

従って、第2配線15bにエレクトロマイグレーションを発生させることにより、第2配線15bと第1配線15aとをアンチヒューズ接続することができる。よって、第2配線15bに接続された負荷回路に、当該負荷回路を動作させるのに十分な電圧が印加されることを防止することができる。

[0082]

また、従来のアンチヒューズ膜を絶縁破壊する場合に比べて、アルミニウム配線152bとパッド33との接触面積(すなわち短絡部の面積)を広くとることができる。従って、確実にアンチヒューズ接続することができ、アンチヒューズ構造の信頼性を大幅に向上させることができる。

[0083]

また、第2配線15bの配線幅をパッド33近傍で細くすることにより、エレクトロマイグレーションをパッド33近傍で優先的に発生させることができる。

[0084]

また、本実施の形態5による半導体装置において、アンチヒューズ接続は、第 2配線15bに所定の電圧を印加するだけでよいため、ポストパッケージ後であってもアンチヒューズ接続することができる。従って、半導体装置の歩留まりを向上させることができる。

[0085]

なお、第2配線15bは、上述のようにパターニングする方法以外に、以下のような方法で形成してもよい。図38は、本実施の形態5による半導体装置の製造方法において、第2配線の別の形成方法を説明するための断面図である。

先ず、図38に示すように、絶縁膜24内に溝を形成する。ここで、溝はパッド33の近傍に形成する。そして、当該溝にバリアメタル151b,アルミニウム配線152bおよびバリアメタル153bを埋め込む。これにより、絶縁膜24上および溝内に第2配線15bが形成される。

ここで、溝の側面に沿って形成された第2配線15bは幅が細くなっており、 パターニングした場合と同様に、パッド33近傍で第2配線15bの配線幅が細 くなる。従って、第2配線15bの高度な微細化技術が不要となる。

この方法は、第2配線15bの膜厚が厚い場合、すなわちアルミニウム配線1

52bのエッチングが困難な場合に好適である。また、この方法は、写真製版技術によるパターン転写時において、局所的に配線を細くするのが困難な場合にも好適である。本実施の形態5のように、同一レイヤに隣接する配線の太さ(又は配線間隔)を大きく変えるのは困難であり、このような場合には特に好適である

また、この方法は、実施の形態4,6で、上層配線14bを形成する場合に、 適用可能である。

[0086]

実施の形態 6.

上述の実施の形態4では、開口部25aを埋め戻すことにより上層配線14の側方に空隙44を形成し、この空隙44を経て上層配線14がプラグ32に接続することにより、アンチヒューズ接続した。本実施の形態6は、空隙の形成に開口部の埋め戻しを必要としない半導体装置およびその製造方法を提供する。

[0087]

先ず、本実施の形態6による半導体装置について説明する。

図39は、本発明の実施の形態6による半導体装置を説明するための断面図である。

図39において、図24と同一の参照符号は同様の部分を示すため、その説明を簡略化ないし省略する。参照符号27,28は絶縁膜、46は空隙を示している。

[0088]

図39に示すように、基板(図示省略)上に下層配線13が形成され、下層配線13を覆うように絶縁膜24が形成されている。絶縁膜24内には開口部が形成され、当該開口部内にプラグ32が形成されている。

プラグ32の上層(絶縁膜24上)に上層配線14が形成されている。ここで、上層配線14は、底面がプラグ32の上面と接触しないように形成される。

そして、上層配線14を覆うように絶縁膜25が形成されている。さらに、絶縁膜25上に絶縁膜27が形成されている。直下にプラグ32が形成されていない絶縁膜27内には、開口部(後述する開口部27a)が形成されている。さら

に、絶縁膜25内には、プラグ32の上面および上層配線14の一部が露出する 開口部(後述する開口部25a)が形成されている。また、絶縁膜25と絶縁膜27は、ウェットエッチングレートが異なる膜である。

そして、絶縁膜27の開口部を塞ぐように基板全面に絶縁膜(保護絶縁膜)2 8が形成されている。絶縁膜25の開口部は、絶縁膜28によって埋め込まれず、上層配線14側方かつプラグ32上に空隙46が形成される。

[0089]

次に、上記半導体装置におけるアンチヒューズ接続について説明する。

図示しないが、上記配線14の所定の電圧を印加すると、アルミニウム配線142でエレクトロマイグレーションが発生する。これにより、アルミニウム配線142は、側方に形成された空隙46を経てプラグ32と接続する。プラグ32は、下層配線13と電気的に接続されているため、上層配線14と下層配線13とがプラグ32を介して電気的に接続(アンチヒューズ接続)される。

[0090]

次に、上記半導体装置の製造方法について説明する。

図40~図45は、本発明の実施の形態6による半導体装置の製造方法を説明 するための図である。

[0091]

先ず、図40~図41で示された工程を行う。ここで、図40~図41は、実施の形態4で説明した図26~図27の工程と同一であるため、説明を省略する

ここで、図41に示す工程が終了した時、図42に示すような位置関係で、下層配線13、上層配線14およびプラグ32が形成される。また、図42に示すように、上層配線14は、プラグ32の近傍で配線幅が細くなるように形成される。

[0092]

次に、図43に示すように、上層配線14を覆うように基板全面に絶縁膜25 を形成する。そして、絶縁膜25上に、当該絶縁膜25とウェットエッチングレートの異なる絶縁膜27を形成する。ここで、絶縁膜25,27のウェットエッ チングレートは、絶縁膜25,27にドープされる不純物の有無、種類又は量により調整される。

次に、プラグ32の直上ではない部分に形成された絶縁膜27をドライエッチングにより除去して、開口部(アンチヒューズ開口部)27aを形成する(図44参照)。

そして、開口部27aから薬液を流し込み、絶縁膜25をウェットエッチングする。これにより、絶縁膜25内に開口部25aが形成される。ここで、ウェットエッチングに用いられる上記薬液は、絶縁膜25のみを溶解させる薬液である。また、開口部25aによってプラグ32の上面および上層配線14の一部が露出している。

また、図44に示すような位置関係で、下層配線13、上層配線14、アンチ ヒューズ開口部27aおよびプラグ32が形成される。

[0093]

最後に、図45に示すように、基板全面に絶縁膜28を形成する。これにより、プラグ32の近傍に空隙46が形成される。ここで、開口部27aから開口部25a内にも絶縁膜28が形成されるが、開口部27aはプラグ32の直上にないため、プラグ32上には絶縁膜28は形成されない。

[0094]

以上説明したように、本実施の形態6では、上層配線14に所定の電圧を印加して、アルミニウム配線142でエレクトロマイグレーションを発生させた。これにより、空隙46により分離されていた上層配線14とプラグ32とを接続するようにした。プラグ32は、下層配線13と電気的に接続されているため、上層配線14がプラグ32を介して下層配線13と電気的に接続される。

従って、本実施の形態6において、実施の形態4と同様の効果が得られる。

[0095]

また、本実施の形態6では、ウェットエッチングレートの異なる2種類の絶縁 膜25,27を形成し、プラグ32上にない開口部27aから薬液を注いで絶縁 膜25のみをウェットエッチングすることにより空隙46を形成した。

従って、実施の形態4のように、空隙を形成する際に開口部の埋め戻しを必要

としない。このため、実施の形態4よりも空隙を容易に形成することができる。

[0096]

【発明の効果】

本発明によれば、負荷回路に接続された第2配線にエレクトロマイグレーションを発生させて、第2配線近傍の空隙を経て第2配線と、プラグ又はパッドとを接続する。プラグ又はパッドは第1配線と接続され、第1配線は短絡回路又はスペア回路に接続されている。

従って、短絡部の面積を大きくとることが可能である。これにより、信頼性の 高いアンチヒューズ回路を有する半導体装置を提供することができる。

【図面の簡単な説明】

- 【図1】 本発明の実施の形態1による半導体装置を説明するための断面図である。
- 【図2】 本発明の実施の形態1による半導体装置において、上層配線、プラグおよび下層配線の位置関係を説明するための上面図である。
- 【図3】 本発明の実施の形態1による半導体装置の製造方法を説明するための図である(その1)。
- 【図4】 本発明の実施の形態1による半導体装置の製造方法を説明するための図である(その2)。
- 【図5】 本発明の実施の形態1による半導体装置の製造方法を説明するための図である(その3)。
- 【図6】 本発明の実施の形態1による半導体装置の製造方法を説明するための図である(その4)。
- 【図7】 本発明の実施の形態1による半導体装置の製造方法を説明するための図である(その5)。
- 【図8】 本発明の実施の形態1による半導体装置の製造方法を説明するための図である(その6)。
- 【図9】 本発明の実施の形態1による半導体装置の動作を説明するための 断面図である。
 - 【図10】 本発明の実施の形態2による半導体装置を説明するための断面

図である。

- 【図11】 本発明の実施の形態2による半導体装置の製造方法を説明するための図である(その1)。
- 【図12】 本発明の実施の形態2による半導体装置の製造方法を説明するための図である(その2)。
- 【図13】 本発明の実施の形態2による半導体装置の製造方法を説明するための図である(その3)。
- 【図14】 本発明の実施の形態2による半導体装置の製造方法を説明するための図である(その4)。
- 【図15】 本発明の実施の形態2による半導体装置の製造方法を説明するための図である(その5)。
- 【図16】 本発明の実施の形態2による半導体装置の製造方法を説明するための図である(その6)。
- 【図17】 本発明の実施の形態3による半導体装置を説明するための断面図である。
- 【図18】 本発明の実施の形態3による半導体装置の製造方法を説明するための図である(その1)。
- 【図19】 本発明の実施の形態3による半導体装置の製造方法を説明するための図である(その2)。
- 【図20】 本発明の実施の形態3による半導体装置の製造方法を説明する ための図である(その3)。
- 【図21】 本発明の実施の形態3による半導体装置の製造方法を説明するための図である(その4)。
- 【図22】 本発明の実施の形態3による半導体装置の製造方法を説明するための図である(その5)。
- 【図23】 本発明の実施の形態3による半導体装置の製造方法を説明するための図である(その6)。
- 【図24】 本発明の実施の形態4による半導体装置を説明するための断面 図である。

【図25】 本発明の実施の形態4による半導体装置において、下層配線、 プラグ、空隙および上層配線の位置関係を示した上面図である。


- 【図26】 本発明の実施の形態4による半導体装置の製造方法を説明するための図である(その1)。
- 【図27】 本発明の実施の形態4による半導体装置の製造方法を説明するための図である(その2)。
- 【図28】 本発明の実施の形態4による半導体装置の製造方法を説明するための図である(その3)。
- 【図29】 本発明の実施の形態4による半導体装置の製造方法を説明するための図である(その4)。
- 【図30】 本発明の実施の形態4による半導体装置の製造方法を説明する ための図である(その5)。
- 【図31】 本発明の実施の形態5による半導体装置を説明するための断面 図である。
- 【図32】 本発明の実施の形態5による半導体装置において、第1配線、 パッドおよび第2配線の位置関係を説明するための上面図である。
- 【図33】 本発明の実施の形態5による半導体装置の製造方法を説明するための図である(その1)。
- 【図34】 本発明の実施の形態5による半導体装置の製造方法を説明する ための図である(その2)。
- 【図35】 本発明の実施の形態5による半導体装置の製造方法を説明する ための図である(その3)。
- 【図36】 本発明の実施の形態5による半導体装置の製造方法を説明する ための図である(その4)。
- 【図37】 本発明の実施の形態5による半導体装置の製造方法を説明する ための図である(その5)。
- 【図38】 本発明の実施の形態5による半導体装置の製造方法において、 第2配線の別の形成方法を説明するための断面図である。
 - 【図39】 本発明の実施の形態6による半導体装置を説明するための断面


図である。

- 【図40】 本発明の実施の形態6による半導体装置の製造方法を説明する ための図である(その1)。
- 【図41】 本発明の実施の形態6による半導体装置の製造方法を説明するための図である(その2)。
- 【図42】 本発明の実施の形態6による半導体装置の製造方法を説明するための図である(その3)。
- 【図43】 本発明の実施の形態6による半導体装置の製造方法を説明するための図である(その4)。
- 【図44】 本発明の実施の形態6による半導体装置の製造方法を説明するための図である(その5)。
- 【図45】 本発明の実施の形態6による半導体装置の製造方法を説明するための図である(その6)。
 - 【図46】 従来の半導体装置を説明するための断面図である。


【符号の説明】

11 下層配線(第1配線)、 12 上層配線(第2配線)、 13 下層配線(第1配線)、 14 上層配線(第2配線)、 15a 第1配線、 15b 第2配線、 21,22,23,24,25,26,27,28 絶縁膜、 25a,27a 開口部、 31,32 プラグ、 33 パッド、 41,42,43,44,45,46 空隙、 111,113,121,123,131,133,141,151a,153a,151b,153b バリアメタル、 112,122,132,142,152a,152b アルミニウム配線。







【図2】




【図3】




【図4】




【図5】







【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




[図20]




【図21】




【図22】







【図24】




【図25】




【図26】




【図27】




【図28】




【図29】




【図30】




【図31】




【図32】




【図33】




【図34】







【図36】




【図37】




【図38】




【図39】




【図40】




【図41】




【図42】




【図43】




【図44】



【図45】



【図46】



【書類名】 要約書

【要約】

【課題】 信頼性の高いアンチヒューズ回路を有する半導体装置を提供する。

【解決手段】 基板上に短絡回路又はスペア回路に接続された下層配線11が形成され、下層配線11を覆うように絶縁膜21が形成されている。絶縁膜21内には下層配線11の上面に達する開口部が形成され、この開口部内にプラグ31が形成されている。所定の空隙41を介してプラグ31上に上層配線12が形成されている。上層配線12は、負荷回路に接続されている。上層配線12と下層配線11をアンチヒューズ接続する際には、上層配線12のアルミニウム配線12でエレクトロマイグレーションを発生させて、上層配線12とプラグ31とを接続する。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社